Что такое внутренняя шина коммутатора

Что такое внутренняя шина коммутатора

После того, как технология коммутации привлекла общее внимание и получила высокие оценки специалистов, многие компании занялись реализацией этой технологии в своих устройствах, применяя для этого различные технические решения. Многие коммутаторы первого поколения были похожи на маршрутизаторы, то есть основывались на центральном процессоре общего назначения, связанном с интерфейсными портами по внутренней скоростной шине (рисунок 4.1). Однако, это были скорее пробные устройства, предназначенные для освоения самой компании технологии коммутации, а не для завоевания рынка.

Рис. 4.1. Коммутатор на процессоре общего назначения

Основным недостатком таких коммутаторов была их низкая скорость. Универсальный процессор никак не мог справиться с большим объемом специализированных операций по пересылке кадров между интерфейсными модулями.

Для ускорения операций коммутации нужны были специализированные процессоры со специализированными средствами обмена данными, как в первом коммутаторе Kalpana, и они вскоре появились. Теперь коммутаторы используют заказные специализированные БИС, которые оптимизированы для выполнения основных операций коммутации. Часто в одном коммутаторе используется несколько специализированных БИС, каждая из которых выполняет функционально законченную часть операций.

Часто эти три способа взаимодействия комбинируются в одном коммутаторе.

Коммутаторы на основе коммутационной матрицы

Рис. 4.2. Коммутационная матрица

Рис. 4.3. Реализация коммутационной матрицы 4х4 с помощью двоичных переключателей

Коммутаторы с общей шиной

Коммутаторы с общей шиной используют для связи процессоров портов высокоскоростную шину, используемую в режиме разделения времени. Эта архитектура похожа на изображенную на рисунке 4.1 архитектуру коммутаторов на основе универсального процессора, но отличается тем, что шина здесь пассивна, а активную роль выполняют специализированные процессоры портов.

Пример такой архитектуры приведен на рисунке 4.4. Для того, чтобы шина не была узким местом коммутатора, ее производительность должна быть по крайней мере в N/2 раз выше скорости поступления данных во входные блоки процессоров портов. Кроме этого, кадр должен передаваться по шине небольшими частями, по несколько байт, чтобы передача кадров между несколькими портами происходила в псевдопараллельном режиме, не внося задержек в передачу кадра в целом. Размер такой ячейки данных определяется производителем коммутатора. Некоторые производители, например, LANNET (сейчас подразделение компании Madge Networks), выбрали в качестве порции данных, переносимых за одну операцию по шине, ячейку АТМ с ее полем данных в 48 байт. Такой подход облегчает трансляцию протоколов локальных сетей в протокол АТМ, если коммутатор поддерживает эти технологии.

Рис. 4.4. Архитектура общей шины

Входной блок процессора помещает в ячейку, переносимую по шине, тэг, в котором указывает номер порта назначения. Каждый выходной блок процессора порта содержит фильтр тэгов, который выбирает тэги, предназначенные данному порту.

Шина, так же как и коммутационная матрица, не может осуществлять промежуточную буферизацию, но так как данные кадра разбиваются на небольшие ячейки, то задержек с начальным ожиданием доступности выходного порта в такой схеме нет.

Коммутаторы с разделяемой памятью

Рис. 4.5. Архитектура разделяемой памяти

Входные блоки процессоров портов соединяются с переключаемым входом разделяемой памяти, а выходные блоки этих же процессоров соединяются с переключаемым выходом этой памяти. Переключением входа и выхода разделяемой памяти управляет менеджер очередей выходных портов. В разделяемой памяти менеджер организует несколько очередей данных, по одной для каждого выходного порта. Входные блоки процессоров передают менеджеру портов запросы на запись данных в очередь того порта, который соответствует адресу назначения пакета. Менеджер по очереди подключает вход памяти к одному из входных блоков процессоров и тот переписывает часть данных кадра в очередь определенного выходного порта. По мере заполнения очередей менеджер производит также поочередное подключение выхода разделяемой памяти к выходным блокам процессоров портов, и данные из очереди переписываются в выходной буфер процессора.

Память должна быть достаточно быстродействующей для поддержания скорости переписи данных между N портами коммутатора. Применение общей буферной памяти, гибко распределяемой менеджером между отдельными портами, снижает требования к размеру буферной памяти процессора порта.

Комбинированные коммутаторы

У каждой из описанных архитектур есть свои преимущества и недостатки, поэтому часто в сложных коммутаторах эти архитектуры применяются в комбинации друг с другом. Пример такого комбинирования приведен на рисунке 4.6.

Рис. 4.6. Комбинирование архитектур коммутационной матрицы и общей шины

Можно представить и другие способы комбинировании архитектур, например, использование для взаимодействия модулей разделяемой памяти.

Модульные и стековые коммутаторы

Первый тип коммутаторов обычно предназначен для организации небольших рабочих групп.

Модульные коммутаторы на основе шасси чаще всего предназначены для применения на магистрали сети. Поэтому они выполняются на основе какой-либо комбинированной схемы, в которой взаимодействие модулей организуется по быстродействующей шине или же на основе быстрой разделяемой памяти большого объема. Модули такого коммутатора выполняются на основе технологии «hot swap», то есть допускают замену на ходу, без выключения коммутатора, так как центральное коммуникационное устройство сети не должно иметь перерывов в работе. Шасси обычно снабжается резервированными источниками питания и резервированными вентиляторами, в тех же целях. В целом такие коммутаторы напоминают маршрутизаторы высшего класса или корпоративные многофункциональные концентраторы, поэтому иногда они включают помимо модулей коммутации и модули повторителей или маршрутизатров.

С технической точки зрения определенный интерес представляют стековые коммутаторы. Эти устройства представляют собой коммутаторы, которые могут работать автономно, так как выполнены в отдельном корпусе, но имеют специальные интерфейсы, которые позволяют их объединять в общую систему, которая работает как единый коммутатор. Говорят, что в этом случае отдельные коммутаторы образуют стек.

Структура стека коммутаторов, соединяемых по скоростным специальным портам, показана на рисунке 4.7.

Рис. 4.7. Стек коммутаторов, объединяемых по высокоскоростным каналам

Компания Cisco предложила другой подход к организации стека. Ее коммутатор Catalyst 3000 (ранее называвшийся EtherSwitch Pro Stack) также имеет специальный скоростной интерфейс 280 Мб/с для организации стека, но с его помощью коммутаторы соединяются не друг с другом, а с отдельным устройством, содержащим коммутационную матрицу 8(8, организующую более высокопроизводительный обмен между любыми парами коммутаторов.

Источник

Коммутаторы

Технология коммутации сегментов Ethernet была предложена фирмой Kalpana в 1990 году в ответ на растущие потребности в повышении пропускной способности связей высокопроизводительных серверов с сегментами рабочих станций.

Читайте также:  Цена новой акпп шкода октавия

Системный модуль ведет общую адресную таблицу коммутатора и обеспечивает управление коммутатором по протоколу SNMP. Для передачи кадров между портами используется коммутационная матрица, подобная тем, которые работают в телефонных коммутаторах или мультипроцессорных компьютерах, соединяя несколько процессоров с несколькими модулями памяти.

При поступлении кадра в какой-либо порт процессор ЕРР буферизует несколько первых байт кадра, чтобы прочитать адрес назначения.

После получения адреса назначения процессор сразу же принимает решение о передаче пакета, не дожидаясь прихода остальных байт кадра. Для этого он просматривает свой собственный кэш адресной таблицы, а если не находит там нужного адреса, обращается к системному модулю, который работает в многозадачном режиме, параллельно обслуживая запросы всех процессоров EРР. Системный модуль производит просмотр общей адресной таблицы и возвращает процессору найденную строку, которую тот буферизует в своем кэше для последующего использования

После нахождения адреса назначения процессор ЕРР знает, что нужно дальше делать с поступающим кадром (во время просмотра адресной таблицы процессор продолжал буферизацию поступающих в порт байтов кадра). Если кадр нужно отфильтровать, процессор просто прекращает записывать в буфер байты кадра, очищает буфер и ждет поступления нового кадра.

Если же кадр нужно передать на другой порт, то процессор обращается к коммутационной матрице и пытается установить в ней путь, связывающий его порт с портом, через который идет маршрут к адресу назначения. Коммутационная матрица может это сделать только в том случае, когда порт адреса назначения в этот момент свободен, то есть не соединен с другим портом.

Если же порт занят, то, как и в любом устройстве с коммутацией каналов, матрица в соединении отказывает. В этом случае кадр полностью буферизуется процессором входного порта, после чего процессор ожидает освобождения выходного порта и образования коммутационной матрицей нужного пути.

После того как нужный путь установлен, в него направляются буферизованные байты кадра, которые принимаются процессором выходного порта. Как только процессор выходного порта получает доступ к подключенному к нему сегменту Ethernet по алгоритму CSMA/CD, байты кадра сразу же начинают передаваться в сеть.

Процессор входного порта постоянно хранит несколько байт принимаемого кадра в своем буфере, что позволяет ему независимо и асинхронно принимать и передавать байты кадра (рис. 6). При свободном в момент приема кадра состоянии выходного порта задержка между приемом первого байта кадра коммутатором и появлением этого же байта на выходе порта адреса назначения составляла у коммутатора компании Kalpana всего 40 мкс, что было гораздо меньше задержки кадра при его передаче мостом.

Рис. 6. передача кадра через коммутационную матрицу.

Описанный способ передачи кадра без его полной буферизации получил название коммутации «на лету» («on-the-fly») или «напролет» («cut-through»). Этот способ представляет, по сути, конвейерную обработку кадра, когда частично совмещаются во времени несколько этапов его передачи (рис.7).

1. Прием первых байт кадра процессором входного порта, включая прием байт адреса назначения.

2. Поиск адреса назначения в адресной таблице коммутатора (в кэше процессора или в общей таблице системного модуля).

3. Коммутация матрицы.

4. Прием остальных байт кадра процессором входного порта.

5. Прием байт кадра (включая первые) процессором выходного порта через коммутационную матрицу.

6. Получение доступа к среде процессором выходного порта.

7. Передача байт кадра процессором выходного порта в сеть.

Этапы 2 и 3 совместить во времени нельзя, так как без знания номера выходного порта операция коммутации матрицы не имеет смысла.

По сравнению с режимом полной буферизации кадра, также приведенном на рис.7, экономия от конвейеризации получается ощутимой.

Рис. 7. Экономия времени при конвейерной обработке кадра.

Естественно, что в сети не всегда складывается такая ситуация, которая изображена на рис.8. Если двум станциям, например станциям, подключенным к портам 3 и 4, одновременно нужно записывать данные на один и тот же сервер, подключенный к порту 8, то коммутатор не сможет выделить каждой станции поток данных по 10 Мбит/с, так как порт 8 не может передавать данные со скоростью 20 Мбит/с. Кадры станций будут ожидать во внутренних очередях входных портов 3 и 4, когда освободится порт 8 для передачи очередного кадра.

Очевидно, хорошим решением для такого распределения потоков данных было бы подключение сервера к более высокоскоростному порту, например Fast Ethernet. Так как главное достоинство коммутатора, благодаря которому он завоевал очень хорошие позиции в локальных сетях, это его высокая производительность, то разработчики коммутаторов стараются выпускать так называемые неблокирующие (non-blocking) модели коммутаторов.

Рис. 8. Параллельная передача кадров коммутатором.

Обычно имеют в виду устойчивый неблокирующий режим работы коммутатора, когда коммутатор передает кадры со скоростью их поступления в течение произвольного промежутка времени. Для обеспечения такого режима нужно, естественно, такое распределение потоков кадров по выходным портам, чтобы они справлялись с нагрузкой и коммутатор мог всегда в среднем передать на выходы столько кадров, сколько их поступило на входы.

Если порт работает в полудуплексном режиме, например Ethernet 10 Мбит/с, то производительность порта Cpi равна 10 Мбит/с, а если в полнодуплексном, то его Cpi будет составлять 20 Мбит/с. Иногда говорят, что коммутатор поддерживает мгновенный неблокирующий режим. Это означает, что он может принимать и обрабатывать кадры от всех своих портов на максимальной скорости протоколов, независимо от того, обеспечиваются ли условия устойчивого равновесия между входным и в ыходным графиком.

Поэтому сегменты Ethernet в крупных сетях в первую очередь нуждались в средстве разгрузки узких мест сети, и этим средством стали коммутаторы фирмы Kalpana, а затем и других компаний. Некоторые компании стали развивать технологию коммутации для повышения производительности других технологий локальных сетей, таких как Token Ring и FDDI. Эти коммутаторы поддерживали как алгоритм работы прозрачного моста, так и алгоритм моста с маршрутизацией от источника.

Порты коммутаторов работали в обычном полудуплексном режиме, поэтому к ним прозрачно можно было подключить как конечный узел, так и концентратор, организующий целый логический сегмент. Так как коммутаторы и мосты прозрачны для протоколов сетевого уровня, то их появление в сети не оказало никакого влияния на маршрутизаторы сети, если они там имелись.

Коммутационная матрица обеспечивает основной и самый быстрый способ взаимодействия процессоров портов, именно он был реализован в первом промышленном коммутаторе локальных сетей. Однако реализация матрицы возможна только для определенного числа портов, причем сложность схемы возрастает пропорционально квадрату количества портов коммутатора (рис.9).

Читайте также:  Техническое обслуживание грм двигателя зил 130

Для данного примера тэг представляет собой просто 3-разрядное двоичное число, соответствующее номеру выходного порта.

Рис. 9. Коммутационная матрица.

В коммутаторах с общей шиной процессоры портов связывают высокоскоростной шиной, используемой в режиме разделения времени. Пример такой архитектуры приведен на рис.11. Чтобы шина не блокировала работу коммутатора, ее производительность должна равняться по крайней мере сумме производительности всех портов коммутатора.

Для модульных коммутаторов некоторые сочетания модулей с низкоскоростными портами могут приводить к неблокирующей работе, а установка модулей с высокоскоростными портами может приводить к тому, что блокирующим элементом станет, например, общая шина. Кадр должен передаваться по шине небольшими частями, по нескольку байт, чтобы передача кадров между несколькими портами происходила в псевдопараллельном режиме, не внося задержек в передачу кадра в целом.

Размер такой ячейки данных определяется производителем коммутатора. Некоторые производители, например LANNET или Centillion, выбрали в качестве порции данных, переносимых за одну операцию по шине, ячейку АТМ с ее полем данных в 48 байт. Такой подход облегчает трансляцию протоколов локальных сетей в протокол АТМ, если коммутатор поддерживает эти технологии.

Рис. 11. Архитектура коммутатора с общей шиной

Входной блок процессора помещает в ячейку, переносимую по шине, тэг, в котором указывает номер порта назначения. Каждый выходной блок процессора порта содержит фильтр тэгов, который выбирает тэги, предназначенные данному порту.

Переключением входа и выхода разделяемой памяти управляет менеджер очередей выходных портов. В разделяемой памяти менеджер организует несколько очередей данных, по одной для каждого выходного порта. Входные блоки процессоров передают менеджеру портов запросы на запись данных в очередь того порта, который соответствует адресу назначения пакета.

Менеджер по очереди подключает вход памяти к одному из входных блоков процессоров и тот переписывает часть данных кадра в очередь определенного выходного порта. По мере заполнения очередей менеджер производит также поочередное подключение выхода разделяемой памяти к выходным блокам процессоров портов, и данные из очереди переписываются в выходной буфер процессора.

Рис. 12. Архитектура разделяемой памяти.

Память должна быть достаточно быстродействующей для поддержания скорости переписи данных между N портами коммутатора.

Применение общей буферной памяти, гибко распределяемой менеджером между отдельными портами, снижает требования к размеру буферной памяти процессора порта.

У каждой из описанных архитектур есть свои преимущества и недостатки, поэтому часто в сложных коммутаторах эти архитектуры применяются в комбинации друг с другом. Пример такого комбинирования приведен на рис.13.

Коммутатор состоит из модулей с фиксированным количеством портов (2-12), выполненных на основе специализированной БИС, реализующей архитектуру коммутационной матрицы. Если порты, между которыми нужно передать кадр данных, принадлежат одному модулю, то передача кадра осуществляется процессорами модуля на основе имеющейся в модуле коммутационной матрицы.

Рис. 13. Комбинирование архитектур коммутационной матрицы и общей шины.

Можно представить и другие способы комбинирования архитектур, например использование разделяемой памяти для взаимодействия модулей.

Источник

Коммутаторы. Шины. Внутренние интерфейсы

Функция коммутации является одной из основных интерфейсных функций. Известны как простые, так и составные коммутаторы. В силу ряда физических ограничений простые коммутаторы могут соединять лишь малое число устройств, однако обеспечивают при этом минимальную задержку при установлении соединения. Составные коммутаторы, обычно строящиеся из простых в виде многокаскадных схем с помощью линий «точка—точка», преодолевают ограничение на малое количество соединений, однако увеличивают задержки.

Связь устройств автоматизированных систем друг с другом осуществляется с помощью средств сопряжения, которые называются интерфейсами. Интерфейс представляет собой совокупность линий и шин, сигналов, электронных схем и алгоритмов (протоколов), предназначенную для осуществления обмена информацией между устройствами.

В соответствии с функциональным назначением интерфейсы можно поделить на следующие основные классы:

Мы предполагаем здесь рассмотреть внутренние интерфейсы (шины, табл. 2.1) и внешние интерфейсы (порты, см. табл. 2.11). Интерфейсы мониторов (и видеопроекторов) рассмотрены далее (гл. 5).

Простыв коммутаторы. Шины

Известно два основных типа простых коммутаторов — с временным и с пространственным разделением. Первые называются также шинами или шинными структурами (рис. 2.3, г). Обычно шина является пассивным элементом, управление передачами осуществляется передающими и принимающими устройствами.

Ш ины, объединяющие устройства, из которых состоит вычислительная система, являются критическим ресурсом, отказ которого может привести к отказу всей системы. Кроме того, в каждый момент времени шина используется для передачи только одним устройством, что становится узким местом при увеличении количества подключенных устройств. Пропускная способность шины определяется ее шириной (количеством линий передачи данных) и тактовой частотой.

Устройства, подключенные к шине, делятся на две основных категории:

Процесс передачи выглядит следующим образом. Передающее (активное) устройство вначале получает доступ к шине, затем пытается установить контакт с устройством-адресатом и определить его способность к приему данных. Принимающее устройство распознает свой адрес на шине и отвечает на запрос передающего. Далее передающее устройство сообщает, какие действия именно должно произвести принимающее устройство в ходе взаимодействия. После этого происходит передача данных.

Так как шина является общим ресурсом, за доступ к которому соревнуются подключенные к ней устройства, то необходимы методы управления предоставлением доступа устройств к шине. Возможно использование центрального устройства для управления доступом к шине, однако это уменьшает масштабируемость и гибкость системы. Для разрешения конфликтов, возникающих при одновременном запросе устройств на доступ к шине, используются различные приемы (алгоритмы арбитража).

Таблица 2.1. Основные характеристики внутренних интерфейсов

Пиковая пропускная способность

Звуковые карты, модемы

От 2 до 8,33 Мбайт/с

Практически не используется начиная с 1999 г.

Сети, адаптеры SCSI

Практически не используется, замещается PCI, LPC

Последовательный и параллельный порты,клавиатура, мышь, контроллер НГМД

Предложена Intel в 1998 г. как замена для шины ISA

133 Мбайт/с (32-битовая шина с частотой 33 МГц)

Стандарт для периферийных устройств

Графические карты, адаптеры SCSI, звуковые карты новых поколений

1 Гбайт/с (64-битовая шина с частотой 133 МГц)

Расширение PCI, предложенное IBM, HP, Compaq. Увеличена скорость и количество устройств

Разработка «интерфейса 3-го поколения» (Third generation Input/Output — 3GI0), может заменить AGP. Последовательная шина

4,26 Гбайт/с (8 х 64 бит)

Стандарт для Intel-PC начиная с Pentium II сосуществует с PCI

Поддерживает видеокарты, требующие мощность до 100 Вт (AGP —до 25 Вт)

HT (Гипер- Транспорт)

Разработка AMD для процессоров К7—К8

ISA (Industry Standard Architecture) — стандартные шины IBM PC XT (8 бит) и AT (16 бит). Шина XT имеет:

Читайте также:  Шаровая опора верхняя окпд

Шина XT поддерживает централизованный метод арбитража, для этого в ней имеются общие линии запроса и ответа. Для обеспечения арбитража всем устройствам присваивается фиксированный уровень приоритета. Шина снабжена 5 линиями запроса на прерывания от различных устройств ПЭВМ к ЦП (центральному процессору) для привлечения его внимания. Каждая линия имеет фиксированный приоритет. Запуск процедуры прерывания производится по фронту сигнала.

В компьютерах АТ шину расширили до 16 бит данных и 24 бит адреса. Шина АТ имеет:

Максимальная скорость передачи данных составляет 8 Мбайт/с (8 МГц х 16 бит= 128 Мбит/с, 128 Мбит/с / 2 (передача данных требует от 2 до 8 тактов) = 64 Мбит/с = 8 Мбайт/с.

EISA (Extended Industry Standard Architecture) — 32-разрядное расширение шины ISA с полной обратной совместимостью. Основные характеристики новой шины:

Как и в случае 16-разрядного расширения, новые возможности обеспечивались путем добавления новых линий. Поскольку дальше удлинять разъем ISA было некуда, разработчики нашли оригинальное решение: новые контакты были размещены между контактами шины ISA и не были доведены до края разъема. Специальная система выступов на разъеме и щелей в EISA-картах позволяла им глубже заходить в разъем и подсоединяться к новым контактам.

Шина Low Pin Count («малоконтактный» интерфейс), или LPC, используется на IBM-совместимых персональных компьютерах для подсоединения низкоскоростных устройств, таких, как «преемственные» (legacy) устройства ввода-вывода (последовательный и параллельный порты, клавиатура, мышь, контроллер НГМД). Физически LPC обычно подсоединяется к чипу «Южного моста». Шина LPC была предложена Intel в 1998 г. как замена для шины ISA (рис. 2.8, а).

58

Рис. 2.8. Интерфейс Low Pin Count IT8705F (а); локальные шины (б)

Спецификация LPC определяет 7 электросигналов для двунаправленной передачи данных, 4 из которых несут мультиплексированные адрес и данные, оставшиеся 3 — управляющие сигналы (кадр, сброс, синхросигнал).

Шина LPC предусматривает только 4 линии вместо 8 или 16 для ISA, но она имеет полосу пропускания ISA (33 МГц). Другим преимуществом LPC является то, что количество контактов для присоединяемых устройств равно 30 вместо 72 для эквивалента ISA.

Попытки улучшить системные шины за счет создания шин MCA и EISA имели ограниченный успех и кардинальным образом не решали проблемы. Все описанные ранее шины имеют общий недостаток — сравнительно низкую пропускную способность, поскольку они разрабатывались в расчете на медленные процессоры. В дальнейшем быстродействие процессора возрастало, а характеристики шин улучшались в основном экстенсивно, за счет добавления новых линий. Препятствием для повышения частоты шины являлось огромное количество выпущенных плат, которые не могли работать на больших скоростях обмена (MCA это касается в меньшей степени, но эта архитектура не играла заметной роли на рынке). В то же время в начале 90-х гг. в мире персональных компьютеров произошли изменения, потребовавшие резкого увеличения скорости обмена с устройствами:

Очевидным выходом из создавшегося положения является следующий — осуществлять часть операций обмена данными, требующих высоких скоростей, не через шину ввода-вывода, а через шину процессора, примерно так же, как подключается внешний кэш. При этом шина работает с частотой, соответствующей тактовой частоте процессора. Передачей данных управляет не центральный процессор, а плата расширения (мост), который высвобождает микропроцессор для выполнения других работ. Локальная шина обслуживает наиболее быстрые устройства: память, дисплей, дисковые накопители, при этом обслуживание сравнительно медленных устройств — мышь, модем, принтер и др. — производится системной шиной типа ISA (EISA).

Association), представляющая более 100 компаний, предложила в августе 1992 г. свою спецификацию локальной шины.

Локальная шина VESA (VL-bus) исторически появилась первой и была создана специально для лучшего микропроцессора того времени 480DX/2. В зависимости от используемого центрального процессора тактовая частота шины может составлять от 20 до 66 МГц. Основные характеристики VL-bus:

VL-bus была несомненным лидером на рынке, так как позволяла устранить узкое место сразу в двух подсистемах — видеоподсистеме и подсистеме обмена с жестким диском. Однако лидерство было недолгим, поскольку корпорация Intel разработала свою новинку — шину PCI.

Шина PCI (Peripheral Component Interconnect bus). Основные возможности шины следующие (рис. 2.9):

а — архитектуры шин PCI (/); PCI-E (2); б — разъем 32-разрядной шины с напряжением питания 5 В; в — разъем на 32 разряда с напряжением питания 3,3 В

• спецификация шины позволяет комбинировать до восьми функций на одной карте (например, видео, звук и т. д.).

Известны также более поздние разновидности — PCI-Х и PCI-Express, кроме того, к данному типу относится и PCMCIA — стандарт на шину для ноутбуков. Она позволяет подключать расширители памяти, модемы, контроллеры дисков и стримеров, SCSI-адаптеры, сетевые адаптеры и др.

PCI-X. PCI-Х не только увеличивает скорость РС1-шины, но также и число высокоскоростных слотов. В обычной шине PCI-слоты работают на 33 МГц, а один слот может работать при 66 МГц. PCI-Х удваивает производительность стандарта PCI, поддерживая один 64-битовый слот на частоте 133 МГц, а общую производительность увеличивает до 1 Гбайт/с. Новая спецификация также предлагает расширенный протокол для увеличения эффективности передачи данных и снизить требования к электропитанию.

Развитием интерфейсов PCI и PCI-Х является PC Express (PCI-X, см. с. 121).

Интерфейс PCMCIA. С появлением портативных компьютеров возникла проблема универсального и компактного интерфейса для подключения внешних устройств. В качестве такого интерфейса стандартом де-факто стал интерфейс PCMCIA, поддерживаемый Ассоциацией PCMCIA (Personal Computer Memory Card International Association), объединяющей компании, разрабатывающие периферийные устройства для портативных компьютеров. Аббревиатура PCMCIA вызывала много нареканий своей труднопроизносимостью. Существует даже шутливая интерпретация PCMCIA как «People Can’t Memorize Computer Industry Acronyms», что переводится как «Люди не в состоянии запомнить компьютерные аббревиатуры». В результате для PCMCIA сегодня принято использовать более благозвучный термин PC Card.

Устройства PC Card размером с обычную кредитную карточку являются альтернативой платам расширения, подключаемым к шине ISA. В этом стандарте выпускаются (см. далее гл. 3) модули памяти, модемы и факс-модемы, SCSI-адаптеры, сетевые карты, звуковые карты, винчестеры (IBM Microdrive), интерфейсы CD-ROM и т. д.

Первая версия стандарта PC Card для связи между картой и соответствующим устройством (адаптером или портом) компьютера определяет 68-контактный механический соединитель. На нем выделены 16 разрядов под данные и 26 разрядов под адрес,

Таблица 2.2. Размеры карт второй версии PC Card

Источник

Оцените статью
Adblock
detector